SlientRiver的个人空间

SlientRiver： 对SRAM读写操作在Synthesize时候的问题...

谁能给个建议吗?有点急了..我在xilinx 4.1环境下写了的一个(CY7C1370) SRAM Interface的读写的VHDL code.见附件.想用ModalSim模拟一下waveform.可是在进行Synthesize 和Implement Design时候,速度慢得... 全文

2003-06-12 13:25 来自版块 - DSP & PLD &FPGA

SlientRiver： 韩国歌曲

Korean Song, enjoy it![编辑 - 11/30/02 by SlientRiver]

2002-11-26 12:01 来自版块 - MP3 & FLASH 共享