使用cypress的68013,端点4、端点6、端点8均为AUTOIN方式的输入端点,驱动程序使用CYPRESS的驱动程序。上层应用程序中开辟了3个线程,分别读取端点4、端点6、端点8的数据。实际运行时发现这三个端点的数据经常会错乱,比如读端点4的线程有时会读到端点6或端点8的数... 全文

2008-01-09 20:11 来自版块 - USB驱动开发

和block dma和scatter/gathter dma有什么区别?demand dma是local端发起dma请求,然后启动dma?可是在block dma和scatter/gathter dma方式下,local端也可以通过访问dma寄存器来启动dma啊?哪位给解释一下,... 全文

2005-03-17 17:02 来自版块 - 板卡设计

设计中使用了FIFO(2048×16),写时钟80M,读时钟120M,想实现如下功能:当FIFO中的数据写到1024字时,开始读FIFO(此时仍在写入数据)。可是仿真时发现读出的数据有时正确,有时错误;当修改了设计中某个和FIFO读写没有关系的逻辑时也会影响数据读出的正确性。是不... 全文

2005-03-04 10:41 来自版块 - DSP & PLD &FPGA

使用的是cyclone系列中的EP1C6(内部有两个锁相环), 外部输入时钟是40M,我想使用一个锁相环倍频到80M, 另一个锁相环倍频到120M。 在block diagram中使用megwizard做了两个锁相环, 结果编译后报告只使用了一个锁相环。 我明明是用了两个啊? ... 全文

2005-02-24 21:44 来自版块 - DSP & PLD &FPGA

上层程序发出一个读usb设备数据的读请求给驱动程序,如果usb设备要很长时间(比如1分钟)才能准备好数据,也就是说这个irp要很长时间才能返回,那么这个过程会不会引起死机?

2005-02-22 15:05 来自版块 - USB驱动开发

9054工作在c模式,local端为16位总线, 对于驱动程序中的16位读操作和32位读操作 lcoal端时序有什么不同?

2005-02-22 14:42 来自版块 - 板卡设计

C模式能够正常启机,而M模式下却不能启机,怎么回事?C模式和M模式只是LOCAL端总线接口不同啊.

2004-12-15 08:26 来自版块 - 板卡设计

我用的AD公司的AD8138和AD9224做的40M的AD转换. 共设置了四个量程. 发现采的数据全部偏小(四个量程都偏小). 比如输入信号5V,量程为5V时,采的数据仅为3.3V左右, 当输入信号为7.5V时采的数据才为5V左右. 其它量程也是这样,只有输入信号是满量程... 全文

2004-11-22 11:09 来自版块 - 板卡设计

一些数据采集卡的自动校正(auto-calibration)是怎么实现的?(省掉了电位器)

2004-11-16 17:17 来自版块 - 板卡设计

EPM7128输出信号给和9054,当7128输出为高电平时,电压只有3.5v左右, 为什么这么低呢? 9054是3.3v,7128是5V.

2004-11-02 21:46 来自版块 - 板卡设计

设计了一块PCI卡,用的9054+Altera的7128,PCI接口部分没有问题.就是CPLD的一个控制信号不稳定,有的机器上正常,有的机器上不正常,不知问题在哪里.郁闷死了!

2004-11-02 21:45 来自版块 - DSP & PLD &FPGA

看了一些关于高频信号方面的书, 有在信号的始端串电阻的,有在末端并电阻的. 大家在实际中是怎么处理的啊? 另外,双向信号怎么处理?

2004-10-25 21:22 来自版块 - 板卡设计

看了一些关于高频信号方面的书, 有在信号的始端串电阻的,有在末端并电阻的. 大家在实际中是怎么处理的啊? 另外,双向信号怎么处理?

2004-10-19 21:08 来自版块 - DSP & PLD &FPGA

哪种fpga内部可以提供4路2k(16位)的fifo,速度要能够达到100M.

2004-10-12 21:30 来自版块 - DSP & PLD &FPGA

一般数据采集卡都有一个量程和零点的调整(通过电位器),我发现有些采集卡没有这样的电位器,是怎么实现的呢?是不是a/d转换都需要有零点和量程的调整呢?

2004-08-21 15:45 来自版块 - 板卡设计

FIFO的最大容量可以到多少?

2004-08-12 23:56 来自版块 - DSP & PLD &FPGA

能否详细说明一下实现方式?最好是用AHDL。我用AHDL写了一个简单的双向管脚的程序,发现在时序仿真时,所有的双向管脚都分成了输入和输出两种,这怎么仿真啊?仿真时总是说信号冲突。

2004-05-13 22:10 来自版块 - DSP & PLD &FPGA

9054在不访问local端时,ADS#,LWR#,BLAST#等引脚是什么状态?我看DATASHEET上好像是高电平。我想通过7128访问9054内部的寄存器的话,7128输出的这些信号不就与9054的相冲突了吗?

2004-05-13 21:56 来自版块 - 板卡设计

9054的LINT是电平触发,那么这个信号的低电平要持续多长时间才可以触发PCI中断呢?几十ns可以吗?

2004-05-13 21:43 来自版块 - 板卡设计

datasheet中说本地端访问9054内部寄存器可以是32位,16位或8位;可是在时序图中LBE信号却是无效(灰色),也就是说只能是32位的访问方式。9054的DMA寄存器DMACSR0的LOCAL端地址是128H,8位的。如果我想启动DMA通道0,想从LOCAL端写DMACS... 全文

2004-05-08 17:02 来自版块 - 板卡设计


返回顶部