emuguy的个人空间

emuguy： 请问：如何在vhdl中实现双边沿触发？

遇到一个问题，要实现双边沿触发，在触发信号上升沿与下降沿对另一信号赋不同的值。将上升沿与下降沿的判别放在同一进程中不行，会出现“else clause following a clock edge must hold the state of signal”错误，放在不同进程里，... 全文

2004-07-20 09:38 来自版块 - DSP & PLD &FPGA