|
阅读：3721回复：15
卡若图好用吗？
好长时间没有设计电路了，记得最后用卡若图是设计一个PLD逻辑，
现在设计电路不知还用不用卡若图，这个东西很烦，有什么好方法代替，各位大虾，请赐教！ |
|
|
沙发#
发布于：2002-11-19 16:26
烦是烦点儿，不过我觉得还是挺好用的。
|
|
|
板凳#
发布于：2002-11-19 18:13
我编gal程序时也用过卡诺图，如果逻辑关系太复杂的话就没办法了。
|
|
|
地板#
发布于：2002-11-19 19:18
我觉得学数字电路时觉得最神奇的就是卡诺图了，不过确实很麻烦，要是一个很大的逻辑实现起来确实有困难，但是若在想是用最小的逻辑来完成任务是确实很有效。
|
|
|
|
地下室#
发布于：2002-11-20 09:49
卡诺图是简化逻辑关系的好工具,但是对于硬件设计时,尤其用门电路实现的逻辑时序,它简化出的逻辑在成本上不一定最优化.比如,它简化出的电路需要3各与门,一个非门,但是我可能用7各与门也可解决.而一个与门集成电路有8各与门,是不是用一个片子很划算呢?
对于更复杂的逻辑,可以用CPLD解决.也可用单片机解决.方法多样. |
|
|
|
5楼#
发布于：2002-11-20 19:04
有没有软件阿？
|
|
|
|
6楼#
发布于：2002-11-24 11:18
现在的逻辑综合软件都能作逻辑化简,还用卡诺图干啥?
|
|
|
7楼#
发布于：2002-11-25 22:24
麻烦，现在谁还用卡洛图，
做数字电路设计可以用ABEL-HDL语言，或者是VHDL语言来做 现在lattice的CPLD,GAL器件都可以用上述的语言描述 |
|
|
8楼#
发布于：2003-03-30 11:41
在3到4个参数的数电设计时最好用了
|
|
|
9楼#
发布于：2003-04-19 22:59
我记得在EWB中可以将真值表直接化简。
|
|
|
|
10楼#
发布于：2003-07-26 14:23
在初学数字电路时，了解一下卡诺图，还是有好处的。
|
|
|
11楼#
发布于：2003-10-18 10:40
先学一下卡诺图对以后设计有很大帮助
不过也可以用MAX+PLUS来做 :cool: |
|
|
12楼#
发布于：2003-11-01 17:04
3、4个参数的卡诺图还是很好的，化简方便，但可能存在冒险。
|
|
|
|
13楼#
发布于：2004-01-16 14:40
同意楼上的！
|
|
|
14楼#
发布于：2004-07-20 16:29
我觉得学数字电路时觉得最神奇的就是卡诺图了，不过确实很麻烦，要是一个很大的逻辑实现起来确实有困难，但是若在想是用最小的逻辑来完成任务是确实很有效。 |
|
|
|
15楼#
发布于：2004-07-25 23:27
变量少了还形！
|
|