很奇怪,请各位大侠指点。verilog源文件:always @ (posedge oscx)begini=1+i;end结果报错:ERROR:OldMap:56 - The LOC constraint \"P69\" (a IOB location) is ...
全文
回复(0) 2003-08-13 19:28 来自版块 - DSP & PLD &FPGA
表情
啊哦,还没有人评论哦,赶快抢个沙发!

返回顶部