alin008的个人空间

访问量0

现在用ALTERA的EPM3064A作逻辑译码，不知道全局引脚入/OE,GCLK，GCLR,GCL2如果不用怎么连？是不是必须接地。在QUARTUS2中怎么定义这些引脚。还有JTAG的引脚要不要下拉活上拉电阻。不胜感激。[p:4]

回复(1) 2005-07-21 22:21 来自版块 - DSP & PLD &FPGA

◆ ◆

alin008

加关注写私信