版块
论坛
喜欢
话题
应用
搜索
登录
注册
lvhaow的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=11214
关于5402外部总线时序的困惑!
准备做一个vc5402的系统,计划外部总线扩展一片SRAM作为数据存储器,使用IS61LV6416-10。参考了一些资料,扩展的作法是将SRAM的地址和数据总线与5402直接连接,将5402的MSTRB信号与R/W信号通过逻辑器件调整成RAM所需的WR和RE信号,而5402的DS...
全文
回复
(
4
)
2005-01-21 23:06
来自版块 -
DSP & PLD &FPGA
◆
◆
表情
告诉我的粉丝
提 交
yjz-1980
:
加我,一起研究 QQ:115642295
(2005-06-06 18:45)
回复
cikeey
:
一起研究 加我:110775641
(2005-05-12 14:58)
回复
ljian_tju
:
我也发现这个问题,,我感觉应该加些缓冲 我QQ:5018592 加我,,一起研究
(2005-04-19 14:12)
回复
lvhaow
:
5402的SDK把数据地址全都通过缓冲器走了一遍,看来偶的担心是有根据的;但为什么不要缓冲,有人也能做出来能跑的系统呢?郁闷!
(2005-01-21 23:59)
回复
lvhaow
加关注
写私信
0
关注
0
粉丝
253
帖子
返回顶部