-
9054 databook 中的时序图5-13为Local bus write to configuration register5-14为Local bus read to configuration register 我不明白什么意思，请高手告之，谢谢！
◆
◆
-
jst7792：同病相怜,我比你还惨,我们好像遇到的问题差不多,我这里的指标是 40M*12bit/s,可能比你那里还要麻烦一点,方案是9054+FPGA (verilog)+CPLD(verilog)+SSRAM+LUT+SFIFO*2,用在图像上面,问题 是从头到尾,原理设计,电路设计...(2002-01-10 11:14)
-
vv5：感谢jst7792的指点。 我目前做的卡是用9054+FPGA，硬件PCB已由他人完成。 我的任务是写9054的配置EEPROM、FPGA的VHDL方程、这块卡在WIN2000下的驱动。 这块卡是插在一台双CPU（P4）的计算机上。老板给的指标是40M/S(LOCAL-TO...(2002-01-10 09:34)
-
jst7792：有什么问题?这是提供了local bus 访问configuration register 的一种手段,和访问其他空间不同的关键是CCS.(2002-01-09 16:25)
