如题
回复(2) 2002-08-22 22:40 来自版块 - DSP & PLD &FPGA
表情
freezeng我刚从网上down了个ispLEVER starter 2.0的可以用VHDL和verilog能进行编译,可是每当我要进行功能仿真时,就出现错误,如下:ispLEVER Auto-Make Log File -------------------------- Updat...(2002-10-20 12:58)
lilitdl在lattice网站上下载的ispLEVER是正版ispLEVER的简化板 不能够用VHDL和Veirlog语言,只能用原理图和ABEL-HDL语言。 正版的有加密狗。那种软件才能用VHDL语言。 而网上下载的软件都是在仿真、编译、生成熔丝图时有问题。(2002-10-15 23:33)

返回顶部