rookie的个人空间

访问量0

http://bbs3.driverdevelop.com/index.php?m=space&uid=2083

如何实现加减可逆计数器（两个时钟）？就像74193那样的

如何用VHDL实现就像74193那样的加减可逆计数器（两个时钟）？

回复(2) 2004-12-04 22:36 来自版块 - DSP & PLD &FPGA

◆ ◆

: lllggg： 错乐，是： process(upclk,downclk,rst) if (rst = '0') q = "0000"; --异步清零 else if (upclk'event and upclk = '...(2004-12-08 09:41)

回复

: lllggg：process(upclk,downclk,rst) if (rst = '0') q = "0000"; --异步清零 else if (upclk'event and upclk = '1...(2004-12-07 19:50)

回复

rookie

加关注写私信