henryblue的个人空间

lilitdl：FPGA的时钟最好用一块有源晶振来做， 5402的CLKOUT输出的时钟并不精确。 (2002-11-14 22:34)

回复

jst7792：时钟的扇出和延迟要精确控制,100M对于FPGA来说速度确实高了,很困难.(2002-11-14 10:48)

回复

kxgchina：十分对不起,我上午头大眼花没看仔细,sorry!!! 你说的时钟驱动我也是刚刚在我头上这位大牛告诉我的,不过不一定适合你啊!你看一下,也许行.是不是jst7792大佬? 型号cy2305/2309,是PLL CLOCK GENERATOR(2002-11-13 15:05)

回复

henryblue：不是PCI桥，是个DSP，不知驱动能力怎么样，就是频率高了点，我怕FPGA综合后能响应的时钟达不到这个水平，另外请教ISE里综合后的报告里怎么找不到能响应的时钟频率这条了？ 我还想请教楼上的，高频的时钟怎么驱动才合适啊，提供个芯片型号吧(2002-11-13 13:29)

回复

kxgchina：我用的5933,没看过9054,不知道它的这个输出有没有只能驱动一个器件的限制,要小心哦,如果有,外部需要提供给两个以上需要加一个类似驱动的芯片哦!提个醒,呵呵(2002-11-13 10:00)

回复

jst7792：当然可以(2002-11-12 22:31)

回复