sandybull的个人空间

qizhi：先实验一下单次读写，如果BLAST没有问题，就应该问题不大；再找单次读写和Burst之间的差别。如果连单次读写都有问题，那么先得解决了再继续。(2003-06-09 15:01)

回复

sandybull：昨天测了一下 发觉一读数据时，BLAST#就一直为低了，会不会是CPLD导致的呢 不过我的VHDL程序时参考HDK中的编的，仿真时也符合时序要求阿 至于本地段解码，我很苯的说，只用了9054的LA[17:2],其中LA[12:2]给CPLD用于产生读写地址，而LA[17:1...(2003-06-09 10:54)

回复

qizhi：请仔细看看9054的数据手册，好象关于地址的部分就是取反的，即：0000对应FFFF。仔细看以下，或许会有收获。参见数据手册的5.4.2.5.4.1(2003-06-09 09:44)

回复

power_lei：本地地址，建议使用PLX的默认，也就是2000000H。 确认EEPROM配置没有问题吗？ 用SOFTICE看看，是否也和PLXMON看到的一样？(2003-06-08 22:06)

回复

yunyanrong：我也遇到同样的问题了，我LOCAL端是个FIFO自己在CPLD中造一批已知数据，读FIFO的使能由CPLD产生根据LW/R_，/ADS,/BLAST等信号，现在是一读LOCAL端就死机，为什么？希望哪位大侠指点一下！(2003-06-08 22:03)

回复

sandybull：完了完了 改动了一下EEPROM中的数值 现在一读数就死机了(2003-06-06 15:25)

回复

sandybull：原理和HDK中的差不多阿 通过PCI总线读写卡上的双口RAM CPLD负责9054和双口RAM之间的传输的控制和burst时的地址产生 在单周期读写时，CPLD直接讲9054给出的地址送到双口RAM地址端 进行burst读写时，CPLD使用9054给出的基地址自动进行抵制...(2003-06-06 14:30)

回复

imagewxg：读数据时，数据源在哪儿？是CPLD产生的吗？(2003-06-06 12:42)

回复

sandybull：怎么没有人回答阿 那大家一般是怎么调试本地段的读写问题的阿(2003-06-06 09:34)

回复