PCI9052的数据手册上说,LAD是三态的,那么在没有读写操作时,是不是该处于高阻态?可实际测试发现,有几个脚持续输出高电平,这是怎么回事?是不是PCI9052的局部配置寄存器或者LOCAL端的某个引脚设置错了?PCI9052的局部数据总线不该是这样的状态啊,哪位大侠用过PCI...
全文
回复(1) 2004-05-10 00:15 来自版块 - 板卡设计
表情
jst7792总线仲裁状态决定了是否高阻,很明显,9052此时一直处于local master状态。(2004-05-10 09:22)

返回顶部