请问各位高人:在用verilog hdl设计MCU时,要用到两级指令流水,一般怎样进行行为描述呢?
回复(1) 2002-12-05 21:26 来自版块 - 集成电路设计(IC)
表情
midwinter请问各位高人: 在用verilog hdl设计MCU时,要用到两级指令流水,一般怎样进行行为描述呢? 先看看流水线的原理吧! 所谓2级流水就是在原来的组合逻辑电路中间和末端插入2组寄存器,这样可以提高系统的吞吐能力。很多书上都有原理。2级比较简单,但是随着级数的增加问题将...(2002-12-13 16:16)

返回顶部