使用PLX9054AB,开发环境是VC6,XP系统,PLX提供的driver和SDK(4.24版本) FPGA内的数据连续的送至PLX,在FPGA内有一个2048深度的FIFO,以FIFO的半满取‘非’作为LOCAL BUS的中断,PC收到中断后,以DMA方式读取1024个节拍的...
全文
回复(0) 2008-03-07 23:53 来自版块 - 板卡设计
表情
啊哦,还没有人评论哦,赶快抢个沙发!

返回顶部