我使用MAXPLUSII自带的FIFO-DC,怎么看仿真输出
回复(6) 2003-08-23 15:36 来自版块 - DSP & PLD &FPGA
表情
luorenfeififo的源程序很好写呀,自己写一个吧(2003-08-26 12:00)
green_pine我单独调试FIFO,发觉数据写入后就丢失。 大家谁有使用FIFO_DC的源程序,上传一个给我。谢谢! 一般的源程序都是使用模块配置的,具体的读写程序不好找(2003-08-24 15:55)
zxw_top注意异步清零和同步清零是否连接,这两个信号是高有效 另外lpm中的fifo输入是同步输入,就是在输入时钟的上升沿采集数据(2003-08-24 11:30)
RenZhG1011我单独调试FIFO,发觉数据写入后就丢失。 大家谁有使用FIFO_DC的源程序,上传一个给我。谢谢!(2003-08-24 11:01)
zxw_top加上fifo的时钟输入,读写输入和空满输出,编译后仿真即可(2003-08-23 23:53)
oetek给FIFO的输出加个端口不就行了,或者单独仿真一下FIFO(2003-08-23 18:46)

返回顶部