RenZhG1011的个人空间

RenZhG1011：我用逻辑分析仪看到的CLK波形和IRDY信号是不正常的，而且DEVSEL和TRDY信号在没有将程序写入之前就有了，不知道是怎么一回事？(2003-07-18 11:08)

回复

green_pine：有人看过PCI的时序吗？能不能给说一下几个输入信号的波形。谢谢 规范上好像有一点，另外pci ip core里也有例子(2003-07-18 10:34)

回复

RenZhG1011：有人看过PCI的时序吗？能不能给说一下几个输入信号的波形。谢谢(2003-07-17 23:50)

回复

RenZhG1011：版主：硬件有问题吗？ 另外，ACEX1K－3等级的可以做PCI接口芯片吗？如果不行我准备换芯片了。 (2003-07-14 13:28)

回复

RenZhG1011：在ACEX1K的速度等级设为－1级时，仿真正常，在－3等级时不正常，且将CLK周期加大50NS后可以，请问程序应该做怎么样的修改使其能正常应用？(2003-07-08 22:12)

回复

RenZhG1011：版主，硬件有问题吗？ 有关于FPGA开发PCI方面的资料吗？ 我现在正调试VERILOG HDL程序，时序方面也比较麻烦。(2003-07-08 19:24)

回复

RenZhG1011：肯定不是程序的问题，我使用了两个程序进行测试，一个是将IRDY设置为输入，一个为保留，配置后都发生死机现象。后来，我在保留IRDY的程序中，将此管脚设置为高电平，就不在死机了。现在配置后死机问题已经解决了，但计算机就是还不能找到卡。 我听别人说过，XINLIX公司的芯片存在着管...(2003-07-04 18:27)

回复

lllggg： 我正在对你所说的上拉问题进行研究，我用的是APEX20K，我对比了它和ACEX1K的文档，他们的I/O结构基本相同。在文档里并没有说可以设置某个PIN为上拉状态，只是说在配置过程中PIN为50K左右的电阻WEAK PULL-UP。QUARTS II里也没有设置上拉的选项，只有...(2003-07-04 17:48)

回复

RenZhG1011：可是我看了一个好用的板子，它的TDI和TDO是没有连在一起的。 我的板子现在能正常配置了，但是还是找不到卡，是否一定是PCI接口程序的问题了？版主，能不能帮我看一下，方便的话，我把程序传给你。^_^ 非常感谢各位！！！！！！！！ (2003-07-04 13:58)

回复

green_pine：pci规范149页有说明 Boards that do not implement JTAG Boundary Scan are required to connect TDI and TDO (pins 4a and 4b) so the scan chain is not...(2003-07-03 17:24)

回复