-
在《数字信号处理的fpga实现》这本书中的cic实现部分中的梳状进程中程序如下：comb:process begin wait until clk2=\'1\'; i2d1<=c0; i2d2<...全文
◆
◆
-
wangshihu：这就是单纯的延时，延时一个时钟周期，标准的filp-flop的描述方式。(2008-11-16 06:57)
-
zhouliang5023：顺序语句所描述的电路是串行信号处理电路（可看成串联电路），用电路来理解， c0 → i2d1 → i2d2→ c1<=c0-i2d2 → c1d1<=c1; 你可以把以上看成一个串联电路，信号是从左向右顺序传递的，而以上程序是每个时钟上升延更新一次各个...(2008-10-28 23:28)
-
link_bridge：确实是顺序语句，但是vhdl里面有延时的呀！ 也就是说 i2d1<=c0; i2d2<=i2d1; 这两个语句里面，实际上i2d1和i2d2的值不是当前c0的值。 要不你把这几个语句，作一下后仿真就可以明白了。(2003-11-09 11:40)
-
wuchang：但应该是顺序执行的 (2003-11-09 10:57)
-
link_bridge：wait until clk2=\'1\'; i2d1<=c0; i2d2<=i2d1; c1<=c0-i2d2; i2d1的值为上个时钟沿c0的值，i2d2的值为上上个时钟沿c0的值 c1<=c0-i2d2; 里面...(2003-11-08 21:14)
