版块
论坛
喜欢
话题
应用
搜索
登录
注册
adaizhu的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=74636
vhdl和verilog hdl有什么区别呀?
大家不要笑我 :)
回复
(
3
)
2004-02-03 09:59
来自版块 -
DSP & PLD &FPGA
◆
◆
表情
告诉我的粉丝
提 交
wltt163
:
vhdl一般用于大系统,很有优势。verilog hdl则在小规模设计有很大的便捷!
(2005-04-30 16:33)
回复
vivid3749
:
是呀是呀
(2005-03-26 15:36)
回复
amaosonic
:
verilog更接近c语言风格,比较容易入门一点的吧。vhdl则要详尽和严格一些的了。具体语法和使用方面的差异,那可以等你用到它们时再慢慢体会即可。
(2004-02-03 16:51)
回复
adaizhu
加关注
写私信
0
关注
0
粉丝
5
帖子
返回顶部