seabird0813的个人空间

访问量0

我想编一个逻辑电路，实现总线选择功能：输入为DATAIN[11..0]，输出为两组OUTA[11..0]，OUTB[11..0]，总线选择线SEL当SEL为0时OUTA与DATAIN接通，当SEL为1时OUTB与DATAIN接通，编程如下：LIBRARY IEEE;USE IEE...

全文

回复(2) 2004-11-09 21:23 来自版块 - DSP & PLD &FPGA

◆ ◆

: ljc0329dn：你的问题主要是和选用的目标器件有关，很多器件并不支持高阻态，我编译过了，如果只做功能综合编译或选用支持高阻态的器件是可以通过的，但选用不支持高阻态的器件是通不过的。如果你用的是MAX+PLUS II的话，请看我给你的附件(2004-11-10 15:30)

回复

seabird0813

加关注写私信