tchtc2008的个人空间

访问量3

我想用PCI9054+FPGA做一个4路采集卡，把FPGA内设计成4个FIFO连接到9054的LOCAL BUS。现在的疑问是：当我的FIFO深度只有1K的时候，假设我DMA一次启动读取10K数据，如何控制当读空FIFO后DMA会等待到FIFO中有了新的ADC数据后继续读取呢？是...

全文

回复(4) 2010-01-02 21:04 来自版块 - 板卡设计

◆ ◆

: tchtc2008：自己搞明白了。我采用发送查询命令，板卡以中断方式应答。解决费CPU占有率问题。然后由PC发起DMA。实际使用效果很好。(2010-05-16 19:29)

回复

: tchtc2008：也就是当FIFO空后如何告诉9054，让DMA暂停下来以及暂停后如何继续DMA。(2010-01-04 08:17)

回复

tchtc2008

加关注写私信