版块
论坛
喜欢
话题
应用
搜索
登录
注册
午夜母猪魔的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=94608
请教关于vhdl语言的问题
定义一个信号: signal signal_test :std_logic;在一个进程中写下如下语句:(ad0_counter为计数器,reset_sig为复位信号)process(ad0_counter,reset_sig)begin if reset_sig = \...
全文
回复
(
1
)
2005-02-27 18:39
来自版块 -
DSP & PLD &FPGA
◆
◆
表情
告诉我的粉丝
提 交
gyjhln
:
定义一个信号: signal signal_test :std_logic; 在一个进程中写下如下语句:(ad0_counter为计数器,reset_sig为复位信号) process(ad0_counter,reset_sig) begin if reset...
(2005-04-19 17:36)
回复
午夜母猪魔
加关注
写私信
0
关注
0
粉丝
17
帖子
返回顶部