9054时序图

9054 databook 中的时序图
5-13为Local bus write to configuration register
5-14为Local bus read to configuration register
我不明白什么意思，请高手告之，谢谢！

同病相怜,我比你还惨,我们好像遇到的问题差不多,我这里的指标是
40M*12bit/s,可能比你那里还要麻烦一点,方案是9054+FPGA
(verilog)+CPLD(verilog)+SSRAM+LUT+SFIFO*2,用在图像上面,问题
是从头到尾,原理设计,电路设计,门阵列设计,电路板设计,驱动程序
设计,API编写全都要我一个人作,快累出病来了,已经忙了4个月,估计
至少还要再忙3个月,有机会多交流,共同进步.

感谢jst7792的指点。
我目前做的卡是用9054+FPGA，硬件PCB已由他人完成。
我的任务是写9054的配置EEPROM、FPGA的VHDL方程、这块卡在WIN2000下的驱动。
这块卡是插在一台双CPU（P4）的计算机上。老板给的指标是40M/S(LOCAL-TO-PCI），
另外还要求提供PCI-TO-LOCAL的I/O空间。
我打算采用C MODE下的DMA（S/G）传输。
1、 对于上一个问题主要是看到DATABOOK中有READ FROM、WRITE TO，这好理解。
但又看到READ TO，不知READ TO是否就是READ FROM？
2、另外9054的LA只接了4根LA5~LA2，这对每次DMA所能完成的最大传输量是否有影响？
3、希望高手帮帮忙，指点在设计中应注意的地方。
不是我懒，而是时间太少事太多，自己的E文又不好，春节肯定得加班了！唉！！！

有什么问题?这是提供了local bus 访问configuration register
的一种手段,和访问其他空间不同的关键是CCS.