请教版主，往fpga里写过c程序吗？(150分)

还没碰到过有这方面经验的，
有一个c算法，不知道能不能直接写？
还是要做什么转换工作？
对c source有没有要求。要不要做改造？
要干这件事到完成大约需要多长时间才够？





[编辑 -  3/21/03 by  moqingsong]

我这里有dk1的crack版，不知有没有人想试试

我是肯定感兴趣的了。
给我来一份吧。

我这里有dk1的crack版，不知有没有人想试试

期待那一天，不知是哪一天！

I think C is not very suitable for Pure Hardware description programming. VHDL or verilog are more close to hardware.  for example can C code (single processor) runs concurrently? The HW (VHDL, Verilog) can do, so even the new c compiler can support converting from c --> vhdl, new features will be added, so will that make another language? I bet it will, so while just use VHDL or Verilog for hardware?  or Maybe I am wrong.

我觉得lllggg的观点非常正确

C未必就是硬件设计语言的趋势

另外我觉得将目前的VHDL和Verilog 升级一下，未尝不可

看完了，高手真多。。。
mo 快给别人分了 ;)

这系统一坏，几个月前给过得分也又回来了。
还的再给一遍。

谢谢大家的回复。长了不少见识。

不管是用那一种综合软件，都不可能直接支持PC上的C语言，因为最根本的区别是硬件描述语言是对硬件行为进行描述的语言，是一种并行语言，内部的各个模块在同一时间内同时运行，而C基本上是一个顺序执行语言。
所以SYSTEMC最多是编程的方法象C，但是最基本的思路还是跟其它硬件描述语言一致的。

看完了，高手真多。。。
mo 快给别人分了 ;)

多说点吧

直接改成verilog写的程序不就行了，你这样找来找去时间发得更多，再说verilog本来就是类C的硬件描述语言，学起也很快，就不要闲麻烦了！

1、C永远是C，它是一种语言格式，其基本语法编译法则是不会变的，比如内存分配、参数传送方式等等。所谓的变种（VC，c++ builder...）只是为了方便开发者提了较好的界面和包装了许多功能（这些功能以前需要自己编写）。
2、我个人认为C来替代VHDL没有多大的前途，C是程序语言，基本上是按时间顺序来做串行处理，而硬件设计的本质上是逻辑的、并行的东西。要将时间处理变成逻辑并行处理，这个翻译过程难度是相当大，而且路径是不唯一的，同一个C可能会出现许多编译结果。
3、我认为C和VHDL混合编程可能会成为一种趋势，可以同时兼顾算法和信号实际流程的设计。

用汇编好

用什么语言不是很重要，关键是灵活运用，用C的时候不也时常调用汇编吗

[quote]将来的硬件描述语言是C的天下。

就是就是！
不过那C可不是现在的C了吧 [/quote]
现在c分成多种了，c,c++,vc,c++ build,c#...太多了。
不知道什么时候能够c家族统一。

将来的硬件描述语言是C的天下。

就是就是！
不过那C可不是现在的C了吧

to moqingsong：为啥不用DSP呢？

这个帖子还没给分呢 :D

好像是评价版没有vhdl输出功能。
快点寄来吧。
Thank you for registering your interest in the Celoxica DK1 Eval.

This is an evaluation version of the Celoxica DK1 design suite that is
restricted to compilations for simulation only.  This restricted version of
the DK1 design suite has no EDIF or VHDL output capability.

We are pleased to confirm receipt of your registration and will process your
request immediately.