|
阅读：3111回复：7
verilog hdl用那种编译器好？？
maxplus对verilog hdl支持不好，active hdl又不能综合，请问那种编译器，对它支持的好，可以仿真也可以综合直到形成最后的下载文件，最好告知免费下载地点。
谢谢 |
|
|
沙发#
发布于：2003-04-18 13:43
verilog 国外用的比较多
国内的用VHDL多。还有只有Altera和 Xilinx的免费软件支持verilog 而lattice的免费软件不支持verilog |
|
|
板凳#
发布于：2003-04-17 03:41
我觉得应该是Quartus比较好，Altera同时提供了ModelSim的OEM版，
ModelSim-Altera软件。它可以和Quartus嵌入使用 [编辑 - 4/17/03 by windyz] |
|
|
地板#
发布于：2003-04-16 15:16
Xilinx的ISE可以
|
|
|
地下室#
发布于：2003-03-28 16:00
据说synplify好象还不错
|
|
|
|
5楼#
发布于：2003-03-28 10:51
你可以使用synplify综合器，不错的软件。
|
|
|
6楼#
发布于：2003-03-21 18:56
lattice verilog 可以实现你的要求
|
|
|
7楼#
发布于：2003-03-19 22:27
quartus如何! 界面象vc
|
|
|
