阅读:2396回复:9
9054和异步双口RAM接口问题
9054开发板提供了9054和同步SRAM接口的方法。
9054和异步双口RAM可以相接吗? |
|
最新喜欢:![]() |
沙发#
发布于:2001-12-30 22:00
原则上当然可以,不过时序设计上反而不如用同步的来的方便,采用
同步电路是以后的大方向,还是用同步的吧 |
|
|
板凳#
发布于:2001-12-31 09:55
我在作一个数据采集卡,卡上有DSP TI5409和PLX9054,由于
数据量较大在DSP和9054之间加了一块双口RAM,因为DSP异步接口 较方便,9054同步较方便。 我这种情况有什么好方法,双口RAM能否不用? |
|
地板#
发布于:2001-12-31 15:47
好像在那见过,说DSP可以通过9054利用主机的内存,这是否
能实现怎样实现? |
|
地下室#
发布于:2001-12-31 22:31
没错,如果用了9054,是可以利用系统的存储器,这时9054工作在
PCI Initiator状态,你的cpu的一部分地址空间可以映射到系统, 不过就是这样,如果你的cpu不支持同步时序,还是要做挺复杂的时 序转换。 |
|
|
5楼#
发布于:2002-01-04 16:07
如果DSP和9054直接相连并工作在Initiator模式,DSP是不是只能用
Single Read/write 而不能用Burst方式传输数据? 另外我还有个问题DSP通过9054直接读写主机RAM速度如何,和主机读写板上RAM相比? |
|
6楼#
发布于:2002-01-04 21:46
如果你的时序搭接设计的没什么问题,应当是可以用Burst传输的,
另外PLX还设计了其他的方式来提高传输效率,具体的你可以找一本 数据手册看一下,总之如果系统设计出来效率不高的话,我觉得应当 是自己的设计问题,PLX已经考虑的很全面了。主机读内存的时间我 没有具体指标,就PLx9054来说,读写内存的延时主要是自身时序要 求(大约4,5个时钟周期),总线仲裁器仲裁时间,这和具体的主板 设计有关,总的来说我估计会慢一点,但不可能很多,如果用Burst 方式,这部分时间应当是可以忽略不记的 |
|
|
7楼#
发布于:2002-01-07 10:18
你们俩讨论的很爽,我很羡慕。我也想加入。
想问一下两位,我是准备pci9054(c mode)、双口ram--idt7024(数据线16位)、tms320c31的pci卡,我打算用双口ram的中断方式传输数据。不知道有什么问题没有。 想知道计算机如何访问到我的双口ram上。双口ram对计算机来说,他的地址是什么,pci9054配置寄存器中的内存映射怎么弄? best wishes kapok@371.net |
|
|
8楼#
发布于:2002-01-07 10:52
地址映射的问题我在驱动论坛上说过了,问题是据我所知,IDT7024是
异步的,异步器件和9054搭接可能时序设计上有些麻烦,我一直使用同 步的,具体同步电路和异步电路如何衔接还没动手试过,不知道麻烦不 麻烦.不过就你现在要做的东东来说,我推荐你去www.seeddsp.com上 去看一看,好像cypress有个pci芯片自带了双口RAM. |
|
|
9楼#
发布于:2002-01-07 15:04
仔细研究了一下9054的C模式下target读写时序,发现可以利用9054
的wait状态来延长每个数据读写的时钟周期数,这样通过转换基本上 可以和异步的双口RAM的时序相配合 ――以上只是我的一个想法,还未经过验证。 另外我的数据是双向的不尽主机要从板上读大量数据,还要回写大亮数据 |
|