关于9052LOCALBUS读时序的问题

    9052直接从模式（非ISA、非多路复用）突发读写操作，观察DATABOOK上的时序图，可以看出地址信号和数据信号是同步的，对应一个LCLK周期，并且地址及数据比LCLK略有延迟。
    问题1：9052是在LCLK的上升沿将数据线上的数据读入芯片呢，还是下降沿？
    问题2：地址及数据比LCLK延迟多少。 :(

9052具体的东东长时间没看了，但从一般的思维出发，这两个问题答案应该是确定的。
1。绝对是上升沿
2。一般和芯片具体电路结构和工艺有关，应该不超过10ns.