|
阅读：2316回复：15
用PROTEL画的9054的原理图，请指教
我现在只想通过这个电路，实现对SRAM的简单的读写，请各位高手指点电路图的问题。
谢谢。 |
|
|
|
沙发#
发布于：2002-04-16 13:41
请问：
1、图中SRAM的使能端G~和读信号W~接在那里？ 2、选择9054的C模式工作，正确吗？ 3、9054的三种工作方式有什么区别？ 谢谢！！ |
|
|
板凳#
发布于：2002-04-16 14:05
关注！
|
|
|
|
地板#
发布于：2002-04-16 14:27
还有个关于EEPROM的问题。
我用的是MICROCHIP的93LC66B，不知道可以不可以？ 是不是应该选93LC66A？ 一个是8位，一个是16位，请高手指教。 |
|
|
地下室#
发布于：2002-04-16 15:38
没有用任何的PLD作逻辑,不考虑速度,时序等基本问题,看来够呛,最起码LHOLD,LHOLDA要处理一下吧,
EEPROM要用16bit的,资料上说得很清楚 |
|
|
|
5楼#
发布于：2002-04-16 21:11
jst7792兄，总想好好请教你，可总在QQ上碰不到你。
我的9054的片子，也是你上次告诉的，才买到的。 前天刚拿到货，有很多问题都想请教，希望赐教。 我现在想简单的实现读去SRAM，不知道还需要在上面的电路上做那些修改？ 我选C模式不知道可以不可以？ |
|
|
6楼#
发布于：2002-04-17 09:15
C模式肯定是可以的,不过9054是同步时序接口,使用同步RAM相对来说比较合理,但是基本的时序设计还是要靠PLD完成的
|
|
|
|
7楼#
发布于：2002-04-17 13:44
你的意思是不是说，SRAM的使能端和读写端，必须用编程逻辑器件来实现？
可不可以用其他的，9054本身自带的控制线来代替呢？ 因我是新学，搞的太复杂了也不是很好理解。请jst7792兄赐教。 |
|
|
8楼#
发布于：2002-04-17 14:09
9054RDK_lite是一个很好的例子,里面只包括一块同步SRAM的控制逻辑,控制逻辑的实现使用了一块EPM7064.
完全不使用PLD之类实现SRAM的控制不是说不可能,仔细分析9054的数据手册,合理使用内部延迟,也许能够实现,但这种问题目前没有仔细考虑过,不知道是不是有问题. |
|
|
|
9楼#
发布于：2002-04-17 16:31
你所说的“9054是同步时序接口”是什么意思？
|
|
|
10楼#
发布于：2002-04-17 19:42
怎么没有人回答了呢？这里不是人挺多的吗？
帮帮忙吗。 |
|
|
11楼#
发布于：2002-04-18 09:02
大家都有工作,只能抽时间上来看看,所以不要太着急.
以往的时序设计大家都习惯于异步时序,比如传统的ISA.新的系统一般都使用同步时序,这种设计方法对于实现系统间时序的精密配合非常有好处,典型的就是PCI.系统所有的操作都是同步与一个时钟. |
|
|
|
12楼#
发布于：2002-04-18 16:37
谢谢你，JST7792。
关于你说的PLD，我考虑了一下用的原因：可以把LD上的信号经过编码后当作控制输入信号，然后通过PLD来控制下一级电路。不知道我想的对不？请指教。 |
|
|
13楼#
发布于：2002-04-18 16:55
翻到最上面
|
|
|
14楼#
发布于：2002-04-19 08:26
我的建议是尽量采用常用的办法,如果采用内部延迟,不使用READY作为延迟控制的话,最起码需要做一个ADS周期锁定地址高位,然后利用这个信号译码.
|
|
|
|
15楼#
发布于：2002-05-10 16:52
let me try
|
|