大家看看，9052的问题，送分！

9052外挂唯一设备idt7005，用片选cs0,板子做好后可以正常启动，也可检测到硬件设备（93c46的值用自己设定的），
但是9052操作idt7005不正常，用plxmon读写值看到以下数据出现，无论怎样读写，数据不变，那位兄弟碰到过类似
问题，帮忙解决一下，不胜感激。

start address:0
04040404 08080808 0c0c0c0c 10101010
14141414 18181818 1c1c1c1c 20202020
24242424 28282828 2c2c2c2c 30303030
.
.
.
e4e4e4e4 e8e8e8e8 ecececec f0f0f0f0
f4f4f4f4 f8f8f8f8 fcfcfcfc 00000000
04040404 08080808 0c0c0c0c 10101010
14141414 18181818 1c1c1c1c 20202020
24242424 28282828 2c2c2c2c 30303030
.
.
.
e4e4e4e4 e8e8e8e8 ecececec f0f0f0f0
f4f4f4f4 f8f8f8f8 fcfcfcfc 00000000
04040404 08080808 0c0c0c0c 10101010
14141414 18181818 1c1c1c1c 20202020
24242424 28282828 2c2c2c2c 30303030
.
.
.
e4e4e4e4 e8e8e8e8 ecececec f0f0f0f0
f4f4f4f4 f8f8f8f8 fcfcfcfc 00000000
end address:1fff

我做得板子跟你差不多，没出现这种情况。我的板子读写正常。把你的板子的信息介绍的具体一点。

楼上的兄弟，我的板子8位数据总线，映射8k空间，9052地址低两位用lbe0#和lbe1#两根，9052读信号接idt7005的oe,wr接idt7005的r/w,idt7005的cs通过pld译码得到的。能不能将你的9052和双口ram的接口电路拿来参考一下，如果可以，不胜感激！

数据很明显是地址信号的内容,时序设计有问题

asic_liu把你的CEL和SEML信号说的再具体一点。其它的连线差不多。

[编辑 -  6/27/02 by  jpl1978]

ce通过pld对9052的a14进行译码得到的,实际上我映射了16k空间，低8k是双口ram，高8k作为访问pld内部自己设计的寄存器使用，但是现在高8k的数据基本是正确的，但是低8k不能操作。sem因为我不用所以将它接为高电平，不知道这样对不对？

你的译码有问题，你把剩余的地址线全用来译码。

jpl1978你是指a31~a14?

你用的是数据、地址线复用模式就不能如此译码了，如果你用的是非复用模式用la27-la14译码。

[编辑 -  6/27/02 by  jpl1978]

这个帖子我就将它结了吧！检查了pld原来别人设计部分译码逻辑错的太厉害，我改过来就好了！感谢斑竹的提醒以及jpl1978的帮忙，不用那么多地址线译码的，那样好浪费。在此谢谢大家！