版块
论坛
喜欢
话题
应用
搜索
登录
注册
首页
>
硬件开发
>
板卡设计
>
为什么时钟CLK的长度必须为2500mil+(-)??
回复
« 返回列表
showshowdym
驱动牛犊
注册日期
2002-08-06
最后登录
2003-02-19
粉丝
0
关注
0
积分
0分
威望
0点
贡献值
0点
好评度
0点
原创分
0分
专家分
0分
加关注
写私信
阅读:
980
回复:
2
为什么时钟CLK的长度必须为2500mil+(-)??
楼主
#
更多
只看楼主
倒序阅读
发布于:2002-08-14 15:14
保存
为什么时钟CLK的长度必须为2500mil+(-)??
喜欢
0
最新喜欢:
回复
jst7792
论坛版主
注册日期
2001-12-10
最后登录
2006-11-16
粉丝
0
关注
0
积分
3分
威望
1点
贡献值
0点
好评度
0点
原创分
0分
专家分
0分
加关注
写私信
沙发
#
发布于:2002-08-14 15:37
为了保证同步系统中足够的数据建立时间.
兄弟们,给点分吧
回复
(0)
喜欢
(
0
)
zhaoyan
驱动小牛
注册日期
2001-04-12
最后登录
2013-02-20
粉丝
2
关注
0
积分
5分
威望
1点
贡献值
0点
好评度
0点
原创分
0分
专家分
0分
加关注
写私信
板凳
#
发布于:2002-08-16 13:48
pci总线是利用反射信号提升电压的,因此要做定长线满足信号在传输线中的delay,具体可以参考pci总线的规范以及信号完整性分析的理论
回复
(0)
喜欢
(
0
)
发帖
回复
« 返回列表
普通帖
您需要登录后才可以回帖,
登录
或者
注册
返回顶部
关闭
最新喜欢