对面的高手看过来...关于pci中断部分的vhdl设计

我想实现如下功能：
   mcs51把数据送至cpld并被锁存后（在51单片机的wr信号的上升沿处锁存），我想让cpld产生一个中断信号（INTA#有效），让后在驱动程序里给某个IO寄存器置一个特定的数据用于解除中断信号。

  也就是说：在每个WR的上升沿锁存数据，并且有效INTA#信号，通知驱动程序来取数据，并且通过驱动程序解除INTA#信号。

 我不知道如何设计这部分，请大家指点一下。谢谢！
 异步设计计较麻烦。
                                  特急。
                           zwh_boy@sina.com
 

通用桥还是自己设计PCI桥?

自己用vhdl和cpld设计的一个从设备。帮帮我吧。谢谢你！

这很简单，不过我只打算在www.eyeteck.com/hardware.htm里作答。
我会给你具体的做法，中断部分我做过，挺简单的，没有什么所谓异步问题。不过你要给我点时间让我整理一下。你可以去看看里面的那个PCI转ISA，那就是VHDL写的。

thanks a lot!

test_abc，不好意思，早就说写篇关于中断的文章，一直没有时间，现在终于好了，请到http://www.eyeteck.com/hardware.htm里看PCI Core 中中断的设计方法，希望能帮到你，谢谢！！