|
阅读：1900回复：14
89C52读写IDT7130问题？
用89C52访问双端口RAM，读时，是否89C52上的 读引脚不用与IDT7130上的 R/W 相连！
|
|
|
沙发#
发布于：2002-11-01 08:04
那肯定是能读不能写，只会有一个状态啊
|
|
|
板凳#
发布于：2002-11-01 08:11
未必,看真值表吧.
|
|
|
|
地板#
发布于：2002-11-01 11:45
我看了一下时序图，发现 写 时是 低电平的
而读时 是高电平的， 那么在89C52上的读引脚不用的话，IDT7130上如果没有写信号它就一直是高电平的，也就是一直是读状态，不知道这样可行吗？ |
|
|
地下室#
发布于：2002-11-01 13:32
如果IC内部有上拉就可以，否则不稳定
[编辑 - 11/1/02 by henryblue] |
|
|
5楼#
发布于：2002-11-01 13:54
r/w 一般是电平信号
|
|
|
6楼#
发布于：2002-11-01 16:49
能否具体说一下怎么连线，89C52上有两个pin，而IDT7130上只有一个？
|
|
|
7楼#
发布于：2002-11-01 17:46
cs 接片选
R/W 接写 OE 接读 |
|
|
8楼#
发布于：2002-11-02 11:15
好象不行吧，OE不管读写的时候都要低电平吧
|
|
|
9楼#
发布于：2002-11-02 16:19
我特意给你看了时序图，是可以的
因为CPU一般在读的上升沿锁存数据，外设在写的上升沿锁寸数据，正好符合时序图 给分吧 :P |
|
|
10楼#
发布于：2002-11-03 00:26
这种情况下只能读，不能写吧！ 写 的时候 OE 为高电平，IDT7130没办法访问吧！
|
|
|
11楼#
发布于：2002-11-03 09:44
没问题的，我用的是7026，就是这样接的，ISA的MEMRD和MEMWR和51是类似的
|
|
|
12楼#
发布于：2002-11-03 10:00
你有没有看IC的结构图，OE只控制输出三态门，我想它这样的设计是为了适应同步总线和异步总线吧
|
|
|
13楼#
发布于：2002-11-03 18:28
好的，谢谢了！
|
|
|
14楼#
发布于：2002-11-03 18:30
给分了！
|
|