利用PLD的PIN TO PIN延时做倍频电路是否可行？

做一个视频处理电路，象素时钟是13.5M，而选用的视频编码器BT852要求27M的时钟输入。考虑使用PLD(EPM7128SQC100-10)作一个倍频。由于PLD的PIN TO PIN延时为10NS，所以，13.5M时钟输入到PLD后，在内部接到某一管脚直接输出，输出的信号再由某一管脚输入，然后再直接输出，再输入到PLD，将此信号与原13.5M的信号异或。两级PIN延时，最大值为20NS，而13.5M的半周期时间为37NS，因此可以得到占空比为20/17的27M时钟信号。
10NS的PIN延时是标称的最大值，没见到资料上提到最小值是多少，考虑到比10NS的片子快一个级别的是7NS，据此判断10NS的片子的PIN延时最小值不应小于7NS，若延时最小值果真为7NS，则得到的27M信号占空比为14/23，仍符合BT852的要求。
不知道如此设计，是不是存在什么问题。
10NS的片子，PIN TO PIN延时的最小值是多少？


 

read read         read   read

cy2304,pll电路,zero delay clock buff,可以选择产生两倍频

看过了CY2304的资料，问题在于CY2304是0延时的，可是我的应用中，恰恰需要20NS左右的延时。不知道PLD内部能否实现一个PLL？

是否可考虑用Xilinx xc2s30-5vq100,价格60元左右,内有
DLL,可产生2x,90度,180度,270度相差多种clk.

    为什么非要使用倍频？用27M的振荡器给852提供时钟，在分频
出13.5M用于读取像素部可以吗，毕竟分频很好实现。
    另外问问老兄852价格是多少？我刚完成的一个项目里用了856
有点浪费，想换个便宜一点的片子

楼上的兄弟：
BT852价格8到12元不等，由于这东西以前多用在VCD机上，因此不小心会买到拆机件。
关于时钟的问题，13.5M信号是前级视频电路给出的，如果另加一27M的时钟，则必须要27M信号与13.5M同步方可，其困难度不亚于倍频。

虽然多数朋友不主张这么做，但我还是硬着头皮做了，二级PIN TO PIN的延时，实测只有15NS还不到，于是做了三级PIN TO PIN，结果很好，倍频后的27M信号占空比接近50％，所以时序都正确无误。
关于稳定性的问题，延时的稳定性和电源，温度有关，其中受电源影响最大，而系统的电源是相当稳定的，此外还有器件老化的因素，但没办法考虑进去了！
实际上，利用普通的TTL电路，都可以做二倍频，而高频率的二倍频也是利用器件的传输延时来实现的，而PLD的传输延时，不至于还不如TTL稳定吧！