|
阅读：1163回复：4
如何设计缓存
目前我要设计一个连接高速cpu和低速外设的缓存（使用FPGA），该外设带REDAY信号，类似于硬盘的cache控制器，苦于找不到资料，无从下手。我看过了82385的介绍，想吸取点东西，但也找不到DATEBOOK.
还请各位大侠赐教。 |
|
|
沙发#
发布于：2002-11-27 09:32
作个fifo试试。
|
|
|
板凳#
发布于：2002-11-27 13:03
可不可以具体点，比如我如何确定缓存大小，如何连接高速和低速总线，如何控制对RAM（最好是单口）的存取。
|
|
|
地板#
发布于：2002-11-28 09:36
老兄这是个系统设计的问题，你需要自己作。
|
|
|
地下室#
发布于：2002-11-28 10:00
大侠，可否提供一个例子啊
|
|