版块
论坛
喜欢
话题
应用
搜索
登录
注册
首页
>
硬件开发
>
板卡设计
>
Verilog HDL如何调用VHDL模块
回复
« 返回列表
Suny1966
驱动牛犊
注册日期
2002-12-08
最后登录
2011-03-25
粉丝
0
关注
0
积分
80分
威望
8点
贡献值
0点
好评度
8点
原创分
0分
专家分
0分
加关注
写私信
阅读：
1186
回复：
0
Verilog HDL如何调用VHDL模块
楼主
#
更多
只看楼主
倒序阅读
发布于：2003-01-20 11:51
保存
请问各位： 在Verilog HDL设计文件中如何调用VHDL模块？
喜欢
0
最新喜欢：
回复
发帖
回复
« 返回列表
普通帖
您需要登录后才可以回帖，
登录
或者
注册
返回顶部
<div id="" class="core_pop_wrap" style="position:absolute;"> <div class="core_pop"> <div class="floot_like_pop"> <div class="pop_top"><a href="#" class="pop_close J_like_user_close">关闭</a>最新喜欢</div> <div class="pop_cont"> <ul class="cc J_like_user_list"></ul> </div> </div> </div> </div>
