请教关于9054接口问题

楼主^#

更多发布于：2003-03-20 09:36

现在我正在用9054做数据采集卡，采用FIFO器件，用CPLD控制9054与FIFO之间的时序，根据开发板的原理图，9054的外部信号线基本上都加了上拉电阻，LHOLD,LHOLDA, LW/R加入了下拉电阻。我想这是不是必需的?我想请教一下，还有一个问题
PCI的Local Bus 时钟频率是不是可以加50MHZ以内的任意时钟
采用DMA传送,DMA发起中断时是不是可以用LINT信号线,我用了LW/R
ADS,LINT,READY,LHOLD,LHOLDA
这些信号线是不是足够用了,能不能不用ADS,然后上述信号线够吗

喜欢0

power_lei 驱动小牛注册日期2002-05-25 最后登录2016-01-09 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	沙发^# 发布于：2003-03-20 10:37 你如果用DMA方式,时钟是要根据具体的要求的,要配合FIFO的时钟需求,还要配合PCI端的时钟要求.
	回复(0) 喜欢(0)

petz 禁止发言注册日期2001-03-23 最后登录2015-12-19 粉丝0 关注0 积分-22276分威望15点贡献值0点好评度4点原创分0分专家分0分加关注写私信	板凳^# 发布于：2003-03-20 13:26 用户被禁言,该主题自动屏蔽!
	回复(0) 喜欢(0)

dongyw 驱动牛犊注册日期2003-03-10 最后登录2003-05-22 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	地板^# 发布于：2003-03-20 18:52 我也在座同样的板卡交流一下吧 smth bbs: dongyw
	回复(0) 喜欢(0)

发帖回复

« 返回列表

您需要登录后才可以回帖，登录或者注册

返回顶部

请教关于9054接口问题

最新喜欢：