pci9054-----没有发现新硬件

今天把pci板子插到计算机上.，没有发现新硬件。
从pci槽上过来的pclk信号在开机时有，几秒钟后消失，初步怀疑是该信号线的长度有问题（2660mil左右），请高手们出谋划策，找不到新硬件的原因可能有那些，另外如果真是由于pclk信号线的长度的原因，该如何补救。
谢了，先。

PCI槽对信号现场要就很高。clk信号长度不要超过2500mil.你的pclk信号时有时无，还有可能是其他的问题。如果想改，在蛇形线上短路一截

看看PCI槽上prstn1和prstn2是否确定接地了，至少要有一个接地
机器启动时主板是根据这两个管脚来判断是否有PCI卡存在。
时钟走先超过规定应该没有太大问题，只要不是超出很多就可以，最多就是不稳定。
看看LCLK是否有信号，看EEPROM段是否正确（eedi/do上来或下拉）

找不到硬件地问题已经解决了，有一根线没有接。
现在地问题就是开机后自检一半就停了，管脚都已经处理过好几次了，一直不见好转。

EEPROM是空的吗？不是是否是RDKLITE的内容？
检查READY信号。本论坛有相关内容，搜索一下吧。或者仔细看一下9054RDK的注释文件。

EPROM还没有接，EEDI通过1K下拉，READY通过10K下拉。

你的情况我遇到过，下拉1k以后，还以自检一半，我是先 在烧写器上烧写eeprom以后，在插上，就找打了。
关键是烧写要正确。

可是我得板子曾经好过，就因为焊了几个脚，就莫名其妙的这样了，也不知道是惹哪了

再等两天，分数一起放出

既然曾经好过，看来问题出在所焊接的管脚上，用针检查一下是否有开焊或者短路。

完了，今天换了一块9054，问题依旧。
分数已经给出，不多，但还是很真诚地感谢大家。

我得也是一样的啊，
昨天发现CPLD的全局管脚接错了，改正之后发现可以正常启动了，高兴的不行，结果今天又是自检到40％就停了，郁闷。
检测信号的时候偶然将READY和地短接了一下，结果马上就自检完毕进入系统，我得READY已经通过10K电阻下拉了啊，现在还不知道怎么办，总不能每会都短接一下吧

请注意检查READY信号的设计：ADS#上升沿变低，BLSAT#上升沿变高。

我刚才试了一下
启动时自检到一半停住，测出READY信号状态不对，一直为高
不知道为什么，READY是CPLD的输出信号，在RDK里的例子里面
启动时初始化状态定义为：
        S0 ： READY＝1，SRAM_OE=1,SRAM_CS=1
我不知道为什么RDK启动的时候好使（看有些资料说PLX建议将READY下拉，以保证顺利启动），我一样使将READY用10K电阻下拉，始终都是启动到一半就停住了。
    现在我将CPLD中的初始化状态S0改动以下，定义初始化时READY＝0，现在启动没有问题了。这只是一个权宜之计。
   不知道有没有那位高人明白启动时READY信号到底是有什么控制和实现，HDK中是使用什么逻辑令READY信号在启动时为低。清说一下，排忧解惑了。
  
to wwenguang
是在不行你就试一下令READY信号在启动时为低，看看能否启动

上面已经给出了。ADS#上升沿变低，BLSAT#上升沿变高。可以用寄存器来实现。

我的今天也可以启动了。
在实在没有办法的情况下，把LHOLD 和LHOLDA短接，结果起来了。于是就在这两个脚上做文章，原来都是下拉，把LHOLD 的下拉去掉，LHOLDA改上拉，还是起不来，但只要把LHOLD 和 LHOLDA碰一下就能起来。现在是无论LHOLDA上拉还是下拉，都需要碰一下才起来。
现在我得FPGA还没有工作。

可以在逻辑上将LHOLD与LHOLDA直接相连。

直接相连是不是就相当于，不经过判断，有求必应。

现在还是不明白在计算机启动时，LHOLD 与 LHOLDA 是怎么起作用的，在传输数据时作为握手信号，在启动时不清楚具体在什么条件下发出。