斑竹及各位大虾，请教关于9054中的几个疑问！

1：我想利用9054的启动eeprom（2k）的R/W部分（192个字节后的内容）来保存自己的一些掉电不丢失数据，不知道有没有可行性？

2：现在我用windrvr的9054测试程序来读取eeprom中的内容总是失败，不知道是什么原因？其它比如读写寄存器都是正常的！

3：用PCI－Target方式中的single write/read 方式，ready信号的时序怎么产生？read方式中可以一直接地，但是write中这样就不可以了（我没有9054开发板，公司穷！），所以也不知道RDK中是怎么实现的。

4：在PCI－Target方式中地址空间是用哪个寄存器来分配的？

   斑竹，各位大虾，希望给以帮助！

 你好，我觉得你的第三问有问题，PCI9054的READY信号在PCI目标模式下是由局部总线提供的，不论读写都是高有效，一般DSP都提供此种异步握手信号（如ADSP21060中的REDY，Tiger Sharc中的ACK），可以直接连接或者转换一下在接便可。第四个问题：LAS0RR[31:16]
提供局部基址space0大小，LAS0BA[31:16]提供局部space0映射的基地址。如果答对了，请给分谢谢！！  :cool:

谢谢大家支持！

   楼上那位大虾，关于Ready＃信号我有不同看法，在PCI Targe模式下，Ready＃对9054而言是一个输入信号，这基本上是绝对没错的，DataSheet和我做的试验对可以证明这一点！
   不过还是感谢你的回答！一点小分，请收下！

不好意思，READY＃确实是低有效，我搞混了 :cool:

请教，9054中的ready#信号怎么实现？我编写的VHDL代码下载到CPLD后，用PLXMon一测试就死机，进度跟不上，快急死了！救救小弟吧！
附：
process(lclk,lrst)
--lclk:Local Clock;
--lrst:PCI9054 output(local reset signal)
begin
   if(lrst=\'0\') then
      ready<=\'1\';
   elsif(rising_edge(lclk)) then
      if(ads=\'0\') then
         ready<=\'0\';
      elsif(blast=\'0\') then
         ready<=\'1\';
      end if;
   end if;
end process;

1：
3：用PCI－Target方式中的single write/read 方式，ready信号的时序怎么产生？read方式中可以一直接地，但是write中这样就不可以了（我没有9054开发板，公司穷！），所以也不知道RDK中是怎么实现的。

read方式中可以一直接地――这是实验结论吗？ADS#也有效时的情况怎样呢？不想要你的分，只想探讨这个问题？我的信箱
qili_dong@sina.com