|
阅读：1094回复：6
告急：9054的时序问题？
我的9054工作在c mode,但是写和读都不太稳定，时对时错，且有时会死机，用逻辑分析仪发现以下问题：1。组合后的读写时钟有毛刺；2。有时burst信号来了下降沿后就不上来了；3。ready也有毛刺
此外，我的组合逻辑是用fpga作的。那位高手指出问题可能在哪？ 高分相谢！！！谁能够告书我ready如何产生最可靠？先谢了 |
|
最新喜欢： woaida...
|
|
沙发#
发布于：2003-10-20 18:06
参考9054RDK中的代码即可
|
|
|
板凳#
发布于：2003-10-21 09:06
对什没器件的读写操作啊？SRAM或者其他的？
|
|
|
|
地板#
发布于：2003-10-21 09:15
用FPGA作组合逻辑?!这本身就是错误.
|
|
|
|
地下室#
发布于：2003-10-21 14:58
用fpga做组合电路时，经常有毛刺产生，但加一个时钟锁存一下，
肯定没问题。 |
|
|
5楼#
发布于：2003-10-22 08:45
1。我是对最简单的一个d触发器读写；
2。如何用时钟锁存，ready信号仅一到两个lclk，请指教！ |
|
|
6楼#
发布于：2003-10-23 10:27
用时序电路设计吧，按照时序图先写个状态机，剩下的工作就简单了。
|
|