请教（用verilog设计类似inter8251接口芯片）

小弟最近有个课程设计题目，是用verilog hdl 设计inter8251a 接口芯片，要求是，不实现同步功能，不实现调制解调功能，奇偶校验选做，剩下8251a的功能都要求，经过了一周左右的思考，我已经初步划分了模块，由于受到存在的inter8251a各个引脚的明确定义，我将设计划分成四个模块，数据总线驱动，读写控制模块，发送logic module，接收logic module，这是底层的四大模块，各个子模块在进行细分，但现在唯一非常棘手的问题，各个子模块的时序关系，和一些连线没有明确的分析出来，我请求大家的帮助，譬如 发送模块和读写控制模块 到底需要那些信号联系 怎么来例化呢？
  请求大家的帮助~ 衷心的感谢大家~！

vhdl的8251

谢谢版主，有关vhdl的inter8251a我也在网上搜索到过，但由于它写的太大了，我做的这个题目仅仅只实现其中的几个功能，如果建立在别人的思想上来做，势必会很被动，我现在只想请求大侠能帮助我分析一下，我划分的模块是否正确，如果要进一步细化，还需要怎样去做，怎样将控制字，命令方式字写入，及内部的数据怎么进行传输，各个模块的互连信号究竟是怎样的？
   谢谢大家的支持~ 和 帮助~

分为：接口控制，数据发送，数据接收。三个模块就可以了。

只需要这3个模块就可以了吗？如果分读写控制，发送模块，接受模块 这样划分有什么不好的地方吗，我觉得你说的也是一种很好的划分，那具体来说，又会是怎样的呢？我那样划分比这样要难以下手吗？
 谢谢~

关税