请教9052本地端时序的问题

各位高人, 我的9052的卡, 在LRDYi# Enable, BTERM# Disable的情况下, 可以进行数据的传输,时序也是基本正确的.

我现在想在使LRDYi# Disable的情况下试一下能否进行数据传输, 但我用示波器看了一下,数据线上没有任何变化, 其他的控制输出线也都没有任何变化, 我的卡只是申请了4个字节大小的I/O空间, 烦请高人看一下, 哪个地方有问题?

EEPROM 10h: fffffffd   /* 4个字节大小的I/O空间 */  
EEPROM 24h: 00000001   /* 本地空间基地址,是典型的配置吧 */
EEPROM 38h: fcbfffe0   /* LRDYi# Disable *
                        * BTERM# Disable *
                        * 其他的有关与延迟的配置*
                        * 我都设为最大  */
EEPROM 40h: 00000000  /* 因为暂时没用片选,所以全为0 */
EEPROM 60h: 00784492   /* 我已经验证在LRDYi# Disable的情况可 以工作 */

以下是我用windriver6.0读出的eeprom的详细数据,请高手们过目:
 00: 905010b5  06800000  905010b5  00000000
 10: fffffffd  00000000  00000000  00000000
 20: 00000000  00000001  00000000  00000000
 30: 00000000  00000000  fcbfffe0  00000000
 40: 00000000  00000000  00000000  00000000
 50: 00000000  00000000  00000000  00000000
 60: 00784492  ffffffff  ffffffff  ffffffff
 70: ffffffff  ffffffff  ffffffff  ffffffff
 80: 905010b5  06800000  905010b5  00000000
 90: fffffffd  00000000  00000000  00000000
 a0: 00000000  00000001  00000000  00000000
 b0: 00000000  00000000  fcbfffe0  00000000
 c0: 00000000  00000000  00000000  00000000
 d0: 00000000  00000000  00000000  00000000
 e0: 00784492  ffffffff  ffffffff  ffffffff
 f0: ffffffff  ffffffff  ffffffff  ffffffff

在硬件连线上有什么特别的地方吗?

请不吝赐教,我万分感谢!  

祝春节愉快!!!