求助，急：用“ready"信号来控制pci端的的写入速度

我想通过用“ready"信号来控制pci端的的写入速度，”ready"用FPGA来产生，每隔12.5us产生一次，低电平持续时间为1个Lclk周期。发现9054给出的"ads","blast"产生的频率和持续时间和”ready"相同。我使用windriver的函数p9054_WriteDwordLocal来写数据,按照我的想法，9054的FIFO满时，主机应该写不入数据进9054，p9054_WriteDwordLocal应当等待”ready"产生使9054的FIFO不为满时，才能执行下一步。实际上，观察到9054的"frame"的频率为8.4M,好像“ready"不起作用，为什么？
如果上面的想法不能实现，想要local端来控制pci端的写入速度，应如何做？能否给出一个程序范例。