|
阅读：1075回复：2
高分求助，高速信号源的初步设计方案。
高速信号源的初步设计方案。
要求在100M以上。 |
|
|
沙发#
发布于：2004-03-10 15:50
是否有更细一点的说明？如果100多MHz的数据，可能用FPGA是可以实现（取决于具体的信号类型），想更高，可以先产生频率低一点的，再通过混频（上变频）实现了。
|
|
|
板凳#
发布于：2004-03-10 19:02
我以前做的是DDS产生时钟，由DA输出。思路是这样的DA+FIFO+SDRAM。加一个FIFO的目的是为了SDRAM有刷新时间，FPGA和FIFO的写时钟工作在60M,DA和FIFO的读时钟最高40M。我现在想DA输出最高100M,不知这种方案还行不行？
还有我看道有写产品时钟40M，可以输出16M的正弦波，不知如何实现的，能不能给点思路？ |
|