PCI9052的LOCAL数据总线LAD在没有读写操作时，竟然不是高阻态？

PCI9052的数据手册上说，LAD是三态的，那么在没有读写操作时，是不是该处于高阻态？可实际测试发现，有几个脚持续输出高电平，这是怎么回事？是不是PCI9052的局部配置寄存器或者LOCAL端的某个引脚设置错了？

PCI9052的局部数据总线不该是这样的状态啊，哪位大侠用过PCI9052的局部端，遇到过这种情况没有？

总线仲裁状态决定了是否高阻，很明显，9052此时一直处于local master状态。