一个逻辑器件设计电路的问题

各位大老，由于小弟对小功率逻辑器件不熟悉，但是不能使用FPGA来控制时序（老板要求），而又要实现下面的时序功能：

读写线（W/R）一直为高（读状态）；片选线（CE）一直为高（未选中）；
现在发送写信号，W/R产生一个低电平，片选CE也随地址译码产生一个低电平，但是当写信号结束变为高电平后，片选还要置低一段时间才回复高电平；

我现在希望的就是写信号跳变回高电平的时候片选也能同时跳变为高电平，不知道怎么设计一个电路来实现。

帮忙啊，各位老大！

你先用FPGA的图形逻辑设计工具设计好，然后买分离的74器件接在一起，你觉得这样可以吗？我觉得你需要实现的时序并不复杂。