9054数据采集卡设计求教

楼主^#

更多发布于：2007-03-15 16:34

我做一块9054的数据采集卡，局部端16位，系统结构大概是：AD转换后的16BIT数据经过FIFO缓存再进入9054通过PCI总线到PC，采集过程的控制是由CPLD完成。
硬件设计中遇到了以下一些疑惑：
1.16BIT的局部端，FIFO我采用的是18BIT的，只用了16BIT与9054的LD[15：0]连接，9054未用的ld[31:16]怎么处理？
2.CPLD做采集过程的控制，9054RDK上的CPLD都做了9054 局部总线的LA和LD，我想RDK的意图是通过地址和数据线传送命令和数据去读扩展的SRAM，我不需要扩展SRAM只用FIFO缓存数据，只做采集的控制是否需要做局部端呢？
3.异步FIFO需要什么必须的外围电路么？
4.第一次用CPLD做控制，FIFO的RCLK和WCLK的时钟都该由CPLD产生吗？

喜欢0

yamz_1983 驱动牛犊注册日期2005-07-30 最后登录2016-01-09 粉丝0 关注0 积分90分威望10点贡献值0点好评度9点原创分0分专家分0分加关注写私信	沙发^# 发布于：2007-03-15 18:17 请大家多多指教阿，急得很
	回复(0) 喜欢(0)

zcttzctt 驱动牛犊注册日期2007-03-13 最后登录2007-08-10 粉丝0 关注0 积分10分威望2点贡献值0点好评度1点原创分0分专家分0分加关注写私信	板凳^# 发布于：2007-03-15 22:09 我在和你做一样的东西，互相交流，可能说的不对，你参考吧 1：悬空 2：可以不要LA LD到cpld 3：这个FIFO的控制FIFO 4：这个我的是WCLK 由AD的输出的clk给，RCLK由 local的clk给
	回复(0) 喜欢(0)

yamz_1983 驱动牛犊注册日期2005-07-30 最后登录2016-01-09 粉丝0 关注0 积分90分威望10点贡献值0点好评度9点原创分0分专家分0分加关注写私信	地板^# 发布于：2007-03-16 14:46 thx,楼上的，可否留个方式多多交流，我的QQ：156073931 MSN：muyu3@hotmail.com
	回复(0) 喜欢(0)

hui20 驱动牛犊注册日期2007-01-24 最后登录粉丝0 关注0 积分10分威望2点贡献值0点好评度1点原创分0分专家分0分加关注写私信	地下室^# 发布于：2007-03-25 00:57 我也作个类似的东西(毕业设计)。你们能具体说些怎么实现吗？我还第一次接触这东西。先谢谢楼上 thefutureman20@yahoo.com.cn
	回复(0) 喜欢(0)

pc505asds 驱动牛犊注册日期2007-05-09 最后登录2016-01-09 粉丝0 关注0 积分30分威望4点贡献值0点好评度3点原创分0分专家分0分加关注写私信	5楼^# 发布于：2007-05-23 10:34 我也在做同样的设计，9054上好多不会连，能给我看看你们的原理图吗？或者其他一些资料？先谢谢了；zhanglei032@126.com
	回复(0) 喜欢(0)

您需要登录后才可以回帖，登录或者注册

9054数据采集卡设计求教

最新喜欢：