在FPGA上开发于USBN9604的接口

小弟我目前要在FPGA上写一个通过USBN9604和PC进行通信的接口，第一次接触verilog和usb，所以上手很慢。现在对USBN9604的读写时序已经摸清楚了，但按照NS提供的的那个FW例子写下来，到了初始化之后等待中断的时候就不行了，一直收不到USBB9604发过来的中断。我估计是不是我的工作流程没有搞清楚？是不是这样的：进行完必要的初始化既向USBB9604寄存器里写一些东西之后，就直接进入等待中断的状态，主机发现有设备接入之后就向设备发送请求，当然是通过中断设备才知道有这样一个请求，然后设备返回描述符之类的东西...
高手们指点一下啊！