|
阅读：2606回复：21
关于aes
在网上下载aes的vhdl语言的实现程序，仿真总是不能正确的加密解密，不知道谁有可以正确仿真结果得，给我发一份wsad1@sohu.com.
我用的是iterative |
|
|
沙发#
发布于：2003-03-20 16:33
来人啊
|
|
论坛版主
|
板凳#
发布于：2003-03-20 17:06
很想帮助你啊兄弟,但是没弄这块儿,没办法.对了,你们用FPGA做加密片子能行嘛?国内不是不能用这些\"泊来\"的对称算法嘛
|
|
|
论坛版主
|
地板#
发布于：2003-03-20 17:09
我们原来本来也考虑要用它的,都准备做了,但是后来了解到不能用,也就作罢了
|
|
|
地下室#
发布于：2003-03-24 17:29
国内不能用，可以出口吆，
哈，学习一下吗 |
|
|
论坛版主
|
5楼#
发布于：2003-03-24 21:40
好的,祝你成功
|
|
|
6楼#
发布于：2003-03-25 00:48
在网上下载aes的vhdl语言的实现程序，仿真总是不能正确的加密解密，不知道谁有可以正确仿真结果得，给我发一份wsad1@sohu.com. 你这活好像不太好干呀！ 我建议你先从硬件每一个管脚的输出输入查起，慢慢查，不要着急。 应该能找到毛病。 而且，我也相信，近期内应该不会有人在做同样的工作。 立足于自力更生，自己干吧。。。 赫赫。 |
|
|
|
7楼#
发布于：2003-03-25 15:34
vhdl不像c编译器，能够单步调试，何况aes编译一次大约半个小时多，这样检查起来，不知道要什么时候才能弄好，郁闷~~~~~~~~~
|
|
|
论坛版主
|
8楼#
发布于：2003-03-25 23:17
你仿真的时候可不可以分成模块来弄?比如把每一轮的每一次运算分解开,如果写的时候模块比较清晰找起来就好些,不过估计很痛苦:),good luck,promising youth
|
|
|
9楼#
发布于：2003-03-26 08:15
我对算法本身的加解密过程不是很了解，如果每轮的密钥只是和当轮产生的密钥有关，那就比较好办了，如果不是，就不太好办了
|
|
|
10楼#
发布于：2003-03-26 08:16
为了提高大家讨论的积极性，我在加点分
|
|
|
11楼#
发布于：2003-03-26 09:34
vhdl不像c编译器，能够单步调试，何况aes编译一次大约半个小时多，这样检查起来，不知道要什么时候才能弄好，郁闷~~~~~~~~~ 我说的不是调软件，是调试硬件。。。 |
|
|
|
论坛版主
|
12楼#
发布于：2003-03-26 09:50
。。兄弟,他仿真不像是用硬件喔，我估计是软测试
。。算法的每轮的子密钥产生每个算法不太一样，但是不会相互独立，都是从主密钥有规律地分出来的 |
|
|
13楼#
发布于：2003-03-26 11:47
[quote]vhdl不像c编译器，能够单步调试，何况aes编译一次大约半个小时多，这样检查起来，不知道要什么时候才能弄好，郁闷~~~~~~~~~ 我说的不是调软件，是调试硬件。。。 [/quote] 软件仿真都通不过，怎么做硬件！ |
|
|
14楼#
发布于：2003-03-26 12:54
iterative 没有在线upload download的功能？
当年看fpga时，这功能还是很爽的。 |
|
|
|
15楼#
发布于：2003-03-27 12:32
upload download?
什么意思？ |
|
|
16楼#
发布于：2003-03-27 12:46
把代码下载到芯片里运行呀。
|
|
|
|
17楼#
发布于：2003-03-27 13:04
不过那玩艺，我只看别人玩过，自己没干过。
可能有很不对劲的地方，说错了多包涵。 [编辑 - 3/27/03 by moqingsong] |
|
|
|
18楼#
发布于：2003-03-27 17:37
哈哈，那样就更不行了，现在连软件仿真都还没通过，怎么能做硬件呢，何况那还要做电路板，太麻烦，一般作fpga的流程是：软件仿真，下载，硬件通过，然后ok!
|
|
|
19楼#
发布于：2003-03-27 18:07
慢慢干吧，任务挺重。。。。
|
|
|
上一页
下一页