DSP开发手记（第二日）（2）

没有办法，再仔细研究DSP的SPEC，
JTAG口应该具有很高的优先级，它可以终止DSP的程序运行，除了NMI不可屏蔽中断以及系统HOLD状态，还有一个，哦，就是检测外扩外设等待状态的READY信号，居然忘了接高电平，上拉后再试JTAG,OK,CCS开起来啦！再将先前试过的上拉电阻直接短接，OK，也没有问题，就是嘛，原来失败的原因只有一个就是忘了将READY信号上拉（导致DSP被挂起，当然也无法响应JTAG口信号），其实上拉电阻的阻值要求根本没有那么高。
总结一下，DSP工作的基本条件是：
1)DSP电源和地连接正确。
2)DSP时钟正确。
3)DSP的控制信号RS和HOLD信号接高电平。
4)C2000的watchdog关掉。
5)不可屏蔽中断NMI上拉高电平
6)READY引脚上拉高电平 （这一项可是被合众达的疑难解答遗忘了的！！）
OK,解决了这个问题心情舒畅多了，试着访问一下内部RAM、CPU控制寄存器都正常：）
不能高兴太早，下一步的事儿还多着呢。赶紧开始写McBSP串口的控制程序，争取尽快把CIS的控制信号搞出来。。。

一天又一天的过去了！

是呀，是呀，3呢

果然才数到2就解决了。