|
阅读：2281回复：3
PCI9054 Local Bus端的BLAST信号问题
我做了一个PCI9054+FPGA的板子，按照PCI9054的参考电路设计。但是在调试过程中BLAST信号上拉就死机。我把BLAST下拉后，就没有死机。是不是参考电路有误?谁遇到过这样的问题？
谢谢！ |
|
|
沙发#
发布于：2009-08-05 11:49
ads和blast是控制数据传输的，FPGA内需要对这两个信号进行控制，PLX提供的有Verilog代码
|
|
|
板凳#
发布于：2009-11-19 15:16
BLAST#应该是低电平有效吧，是不是没有驱动这个信号，拉上去了 ，没有结束传输的信号过来，导致死机。
|
|
|
地板#
发布于：2009-12-08 21:17
拉的电阻不要太大,估计你拉的电阻太小,拉上去下不来了;
Blast#是低电平有效，但大部分时间都是处于高电平的状态； |
|